

Critérios de Avaliação - Edital Específico 09/2025

Questão 1

Critérios	Pontuação
Demonstração de como calcular o valor correto do tempo de execução do programa com a estratégia A.	4.5
Demonstração de como calcular o valor correto do tempo de execução do programa com a estratégia B.	4.5
Indicação correta de qual das estratégias proporciona maior redução no tempo total de execução do programa.	2.0

Questão 2

Letra A	Critérios	Pontuação
	Decodificação correta de cada uma das instruções em linguagem assembly.	9.0

Letra B	Critérios	Pontuação
	Descrição correta do funcionamento do programa da Letra A .	2,5
	Valores corretos armazenados em cada um dos registradores utilizados pelo programa após a sua execução.	2,5

Questão 3

Critérios		Pontuação
Letra A	RegWrite: <ul style="list-style-type: none"> • Valor: 0 • Justificativa: A instrução sw é de armazenamento em memória, não de carga ou aritmética. É imperativo que o estado interno dos registradores seja preservado. 	1.0
	MemWrite: <ul style="list-style-type: none"> • Valor: 1 • Justificativa: Este sinal autoriza a Memória de Dados a gravar o valor presente na entrada “Escreve dado” (vindo de \$t0) no endereço presente na entrada “Endereço” (calculado pela ULA). 	1.0
	ALUOp: <ul style="list-style-type: none"> • Valor: 0010 • Justificativa: A Unidade de Controle da ALU precisa ser instruída a realizar uma SOMA para o cálculo do endereço de memória. Conforme indicado na Tabela 3 do enunciado, o código 0010 instrui a ULA a somar. 	1.0
	ALUSrc: <ul style="list-style-type: none"> • Valor: 1 • Justificativa: A ULA precisa somar o registrador base (\$s1) com o deslocamento imediato (32). O sinal ALUSrc controla o multiplexador que define o segundo operando da ULA. O valor 1 seleciona a saída da unidade de Extensão de Sinal (o imediato), em detrimento da segunda saída do banco de registradores. 	0.5
	Branch: <ul style="list-style-type: none"> • Valor: 0 • Justificativa: A instrução sw segue o fluxo de controle sequencial normal ($PC = PC + 4$). Não há teste condicional nem desvio. O sinal Branch (que opera a porta AND com o sinal Zero da ULA) deve ser 0 para garantir que o multiplexador do PC selecione o próximo endereço sequencial. 	0.5
	MemRead: <ul style="list-style-type: none"> • Valor: 0 • Justificativa: A instrução acessa a memória apenas para escrita. Ativar a leitura (MemRead = 1) é desnecessário e potencialmente perigoso (ver discussão do item b). O barramento de leitura da memória deve permanecer inativo ou em alta impedância, dependendo da implementação física. 	0.5
	RegDst: <ul style="list-style-type: none"> • Valor: X • Justificativa: Este sinal controla um multiplexador que seleciona o registrador de destino para escrita (bits 20-16 ou 15-11). Como a instrução sw não realiza escrita no Banco de Registradores (RegWrite = 0), a seleção feita por este multiplexador é irrelevante para o estado final da máquina. O valor "Don't Care" (X) é a resposta tecnicamente precisa, pois permite otimização lógica na síntese do controlador. 	0.75
	MemtoReg: <ul style="list-style-type: none"> • Valor: X • Justificativa: Este sinal seleciona qual dado seria escrito no banco de registradores (saída da memória ou saída da ULA). Novamente, como RegWrite = 0, o caminho de escrita está desabilitado. O valor presente na entrada de dados do banco de registradores é ignorado, tornando a seleção do MUX irrelevante. 	0.75
Critérios		Pontuação
Letra B	Explica claramente a diferença de tecnologia/design. Menciona explicitamente pelo menos um risco crítico da leitura de memória indiscriminada: <ol style="list-style-type: none"> 1. Efeitos colaterais em I/O mapeado em memória. 2. Exceções de acesso indevido (SegFault). 3. Risco de corrupção de estado em leituras destrutivas. Contrasta com a segurança e baixo custo da leitura de registradores.	2.5

Questão 4

	Critérios	Pontuação
Letra A	Identifica corretamente que o conflito Load-Use (lw -> add) é o único que exige parada (<i>stall</i>) do processador, enquanto os outros são resolvidos transparentemente.	1.5
	<p>Menciona a existência dos outros conflitos:</p> <ol style="list-style-type: none"> 1. A instrução add calcula \$s3 no estágio EX. A instrução sub precisa de \$s3 no seu estágio EX. Cita explicitamente que é resolvido por encaminhamento. 2. A instrução sub precisa de \$s1. Devido ao stall inserido na instrução 2, a instrução 3 também atrasa 1 ciclo. Cita explicitamente que é resolvido por escrita na 1ª metade do ciclo e leitura na 2ª metade do ciclo ou por encaminhamento. 	1.5

	Critérios	Pontuação
Letra B	<p>Identifica corretamente o registrador envolvido, a instrução que o produz (escrita) e a instrução que o consome (leitura) no caso do conflito lw -> add:</p> <ul style="list-style-type: none"> • Registrador envolvido: \$s1 • Instrução que escreve no registrador: lw (Instrução N° 1) • Instrução que lê o registrador: add (Instrução N° 2) 	2.0
	<p>Identifica corretamente o registrador envolvido, a instrução que o produz (escrita) e a instrução que o consome (leitura) no caso do conflito add -> sub:</p> <ul style="list-style-type: none"> • Registrador envolvido: \$s3 • Instrução que escreve no registrador: add (Instrução N° 2) • Instrução que lê o registrador: sub (Instrução N° 3) 	1.5
	<p>Identifica corretamente o registrador envolvido, a instrução que o produz (escrita) e a instrução que o consome (leitura) no caso do conflito lw -> sub:</p> <ul style="list-style-type: none"> • Registrador envolvido: \$s1 • Instrução que escreve no registrador: lw (Instrução N° 1) • Instrução que lê o registrador: sub (Instrução N° 3) 	1.5

Letra C

Critérios																	Pontuação																																																																																										
<p>Inserir um ciclo de atraso entre o ID e o EX da instrução add (ciclos 3-4). Inicia a instrução subsequente (sub) com atraso correspondente. Ela não pode "atropelar" a instrução add. Preenche os estágios (IF-ID-EX-MEM-WB), de forma coerente, nas diagonais corretas.</p> <p>Tabela 6: preenchimento correto</p> <table><thead><tr><th></th><th colspan="16">Ciclos:</th></tr><tr><th>Instrução:</th><th>0</th><th>1</th><th>2</th><th>3</th><th>4</th><th>5</th><th>6</th><th>7</th><th>8</th><th>9</th><th>10</th><th>11</th><th>12</th><th>13</th><th>14</th><th>15</th><th>16</th></tr></thead><tbody><tr><td>1</td><td>IF</td><td>ID</td><td>EX</td><td>M</td><td>WB</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr><tr><td>2</td><td></td><td>IF</td><td>ID</td><td>S</td><td>EX</td><td>M</td><td>WB</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr><tr><td>3</td><td></td><td></td><td>IF</td><td>IF ou S</td><td>ID</td><td>EX</td><td>M</td><td>WB</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr></tbody></table>																			Ciclos:																Instrução:	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	1	IF	ID	EX	M	WB													2		IF	ID	S	EX	M	WB											3			IF	IF ou S	ID	EX	M	WB										3.0
	Ciclos:																																																																																																										
Instrução:	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16																																																																																										
1	IF	ID	EX	M	WB																																																																																																						
2		IF	ID	S	EX	M	WB																																																																																																				
3			IF	IF ou S	ID	EX	M	WB																																																																																																			

Questão 5

Critérios						Pontuação																																										
<p>Decompõe o endereço corretamente em campos de tamanho adequado:</p> <ul style="list-style-type: none">• Tag: 10 bits.• Índice: 2 bits.• Offset: 4 bits. <p>Converte de hexadecimal para binário de forma precisa.</p> <p>Identifica acertos e falhas de acesso corretamente.</p> <p>Tabela 7: preenchimento correto</p> <table><tr><th>Endereço (Hexa)</th><th>Tag (binário)</th><th>Tag (hexa)</th><th>Índice (binário)</th><th>Offset (binário)</th><th>Acerto ou Falha?</th></tr><tr><td>0x0010</td><td>00 0000 0000</td><td>000</td><td>01</td><td>0000</td><td>Falha</td></tr><tr><td>0x0034</td><td>00 0000 0000</td><td>000</td><td>11</td><td>0100</td><td>Falha</td></tr><tr><td>0x0118</td><td>00 0001 0000</td><td>004</td><td>01</td><td>1000</td><td>Falha</td></tr><tr><td>0x001C</td><td>00 0000 0000</td><td>000</td><td>01</td><td>1100</td><td>Acerto</td></tr><tr><td>0x013C</td><td>00 0001 0000</td><td>004</td><td>11</td><td>1100</td><td>Falha</td></tr><tr><td>0x0214</td><td>00 0010 0000</td><td>008</td><td>01</td><td>0100</td><td>Falha</td></tr></table>						Endereço (Hexa)	Tag (binário)	Tag (hexa)	Índice (binário)	Offset (binário)	Acerto ou Falha?	0x0010	00 0000 0000	000	01	0000	Falha	0x0034	00 0000 0000	000	11	0100	Falha	0x0118	00 0001 0000	004	01	1000	Falha	0x001C	00 0000 0000	000	01	1100	Acerto	0x013C	00 0001 0000	004	11	1100	Falha	0x0214	00 0010 0000	008	01	0100	Falha	7.0
Endereço (Hexa)	Tag (binário)	Tag (hexa)	Índice (binário)	Offset (binário)	Acerto ou Falha?																																											
0x0010	00 0000 0000	000	01	0000	Falha																																											
0x0034	00 0000 0000	000	11	0100	Falha																																											
0x0118	00 0001 0000	004	01	1000	Falha																																											
0x001C	00 0000 0000	000	01	1100	Acerto																																											
0x013C	00 0001 0000	004	11	1100	Falha																																											
0x0214	00 0010 0000	008	01	0100	Falha																																											
<p>Aplica a política LRU corretamente.</p> <p>Preenche os conjuntos e vias corretos com os valores pertinentes.</p> <p>Tabela 8: preenchimento correto</p> <table><tr><th>Conjunto</th><th>Via 0 (Tag em hexadecimal)</th><th>Via 1 (Tag em hexadecimal)</th></tr><tr><td>0</td><td>-</td><td>-</td></tr><tr><td>1</td><td>000</td><td>008</td></tr><tr><td>2</td><td>-</td><td>-</td></tr><tr><td>3</td><td>000</td><td>004</td></tr></table>						Conjunto	Via 0 (Tag em hexadecimal)	Via 1 (Tag em hexadecimal)	0	-	-	1	000	008	2	-	-	3	000	004	4.0																											
Conjunto	Via 0 (Tag em hexadecimal)	Via 1 (Tag em hexadecimal)																																														
0	-	-																																														
1	000	008																																														
2	-	-																																														
3	000	004																																														

Questão 6

Letra A	Critérios	Pontuação
	<p>Decompõe corretamente o endereço virtual:</p> <ul style="list-style-type: none">mostra que uma página de 256B implica em 8 bits de offset.extraí os valores corretos do offset (0x74) e do NVP (0x1A)	3.0
Letra B	Critérios	Pontuação
	<p>Decompõe corretamente o NVP:</p> <ul style="list-style-type: none">mostra que o bit menos significativo determina o conjunto da TLB que será consultado.indica que para o NVP 0x1A será consultado o conjunto 0. <p>Mostra uma consulta correta à TLB:</p> <ul style="list-style-type: none">mençãoa que o bit de validade está ativo.confirma o casamento da Tag (NVP) = 0x1A.registra um acerto no acesso.identifica o valor recuperado: 0x3A	3.5

Letra C	Critérios	Pontuação
	Afirma que a Tabela de Páginas não é acessada em decorrência do acerto no acesso à TLB.	2.0

Letra D	Critérios	Pontuação
	Concatena corretamente os bits do endereço físico: <ul style="list-style-type: none"> binário: NFP = 0x3A (00 1110) com Offset = 0x74 (0111 0100) -> 00 1110 0111 0100 Mostra o valor hexadecimal correto: 0x3A74	1.5

Letra E	Critérios	Pontuação
	Mostra que o número de bits do Offset (5) decorre do tamanho dos blocos (32B). Mostra cálculo para determinar número de linhas/entradas da cache: 1KB / 32B = 32. Mostra que o número de bits do Índice (5) decorre do número de linhas da cache (32B). Decompõe o endereço físico (0x3A74 = 00 1110 0111 0100) corretamente: <ul style="list-style-type: none"> Offset (5 bits): 1 0100 = 0x14. Índice (5 bits): 1 0011 = 0x13. Tag (4 bits): 0011 = 0x3. 	4.0

Questão 7

Critérios	Pontuação
Compara corretamente a capacidade útil disponível de cada nível.	2,6
Compara corretamente a redundância de cada nível.	2,6
Compara corretamente o desempenho de cada nível.	2,6
Estruturação do texto: <ul style="list-style-type: none"> O texto está bem estruturado e compreensível. A explicação não é excessivamente curta ou superficial. 	0,7

Questão 8

Letra A	Critérios	Pontuação
	Abordagem do tema: <ul style="list-style-type: none"> As características do modelo SISD estão corretas. As características do modelo SISD estão bem explicadas. 	0.9
	Fundamentação teórica: <ul style="list-style-type: none"> A resposta demonstra conhecimento sobre a taxonomia de Flynn. A resposta inclui como características a execução sequencial, presença de um único processador, fluxo único de instruções e de dados. 	1.8
	Estruturação do texto: <ul style="list-style-type: none"> O texto está bem estruturado e compreensível. A explicação não é excessivamente curta ou superficial. 	0.3

Letra B	Critérios	Pontuação
	<p>Abordagem do tema:</p> <ul style="list-style-type: none"> A definição de processador superescalar está correta. O texto menciona a capacidade do processador superescalar de executar múltiplas instruções por ciclo. 	0.9
	<p>Fundamentação teórica:</p> <p>a resposta menciona e explica elementos como:</p> <ul style="list-style-type: none"> Execução de instruções simultâneas e independentes. Renomeação de registradores. Reordenação de instruções. Múltiplas unidades funcionais. Lógica para identificar dependências entre instruções. 	1.8
	<p>Estruturação do texto:</p> <ul style="list-style-type: none"> O texto está bem estruturado e compreensível. A resposta não está vaga ou superficial. 	0.3

Letra C	Critérios	Pontuação
	<p>Abordagem do tema:</p> <ul style="list-style-type: none"> A resposta é afirmativa. O texto menciona que superescalar se trata de paralelismo interno. 	1.5
	<p>Fundamentação teórica:</p> <ul style="list-style-type: none"> A resposta demonstra conhecimento sobre o modelo SISD. A resposta demonstra conhecimento sobre o conceito de superescalar. A resposta diferencia o paralelismo interno de paralelismo de dados ou múltiplos fluxos. 	3.0
	<p>Estruturação do texto:</p> <ul style="list-style-type: none"> O texto está bem estruturado e compreensível. A explicação não é excessivamente curta ou superficial. 	0.5

Questão 9

Letra A	Critérios	Pontuação
	<p>Abordagem do tema:</p> <ul style="list-style-type: none"> A resposta afirma que o erro está relacionado à memória RAM. 	0.9
	<p>Fundamentação teórica:</p> <ul style="list-style-type: none"> A resposta explica que os bipes são códigos sonoros gerados pela BIOS para indicar falhas de hardware antes da inicialização. O texto menciona a importância da combinação dos sintomas para o diagnóstico do problema. 	1.8
	<p>Estruturação do texto:</p> <ul style="list-style-type: none"> O texto está bem estruturado e compreensível. A explicação não é excessivamente curta ou superficial. 	0.3

Letra B	Critérios	Pontuação
	Abordagem do tema: <ul style="list-style-type: none">• Explica claramente que os LEDs de diagnóstico servem para identificar possíveis falhas em componentes específicos.	0.9
	Fundamentação teórica: <ul style="list-style-type: none">• A resposta descreve como os LEDs acendem ou piscam para indicar qual componente falhou durante o POST.	1.8
	Estruturação do texto: <ul style="list-style-type: none">• O texto está bem estruturado e compreensível.• A explicação não é excessivamente curta ou superficial.	0.3

Letra C	Critérios	Pontuação
	Abordagem do tema: <ul style="list-style-type: none">• A resposta detalha os processos de testar um módulo por vez, limpar contatos e alternar os módulos.	1.5
	Fundamentação teórica: <ul style="list-style-type: none">• A resposta menciona o procedimento de teste de cada módulo em encaixes (slots) diferentes.• A resposta menciona ferramentas de diagnóstico como o MemTest86.	3.0
	Estruturação do texto: <ul style="list-style-type: none">• O texto está bem estruturado e compreensível.• A resposta não está vaga ou superficial.	0.5